芯片制造 on 纪伟的个人博客

晶圆制造工艺（八）：多重图形化与先进图形控制

Mon, 04 May 2026 10:00:00 +0800

写在前面

当目标间距超过单次曝光可稳定分辨的能力时，可以把复杂图形拆成多次形成，这就是多重图形化。它扩展了 DUV 的能力，也显著增加步骤、Overlay、缺陷和成本。

一、为什么需要拆分图形

两个过近图形在光学系统中难以独立成像。设计与工艺可以把它们分配到不同 Mask，在晶圆上分别曝光和加工，最终组合成更密集图形。

拆分必须遵守最小间距和拓扑约束，这个过程称为 Coloring。无法合法分配的版图会形成 Patterning Conflict，需要修改设计。

二、LELE：两次光刻与刻蚀

Litho-Etch-Litho-Etch 将图形分为两组，分别完成光刻和刻蚀。它直观、灵活，但第二次图形必须精确对准第一次：

Overlay 直接转化为最终 Pitch 和 CD 误差；
两套掩模、曝光和刻蚀增加成本；
两次工艺的 CD 和形貌差异会形成奇偶效应。

多次拆分还可扩展为 Triple 或 Quadruple Patterning，但复杂度快速上升。

三、自对准多重图形化

SADP/SAQP 利用 Spacer 定义新边缘：

1

形成 Mandrel → 共形沉积 Spacer → 各向异性刻蚀 → 去除 Mandrel → Spacer 作为掩模

Spacer 厚度决定一部分最终间距，因此对沉积共形性和刻蚀均匀性要求极高。自对准降低了某些关键边缘对曝光 Overlay 的敏感度，却增加了沉积、刻蚀、切割 Mask 和设计限制。

四、EUV 为什么能减少步骤

EUV 使用更短波长，可在一些关键层把原本需要 DUV 多重图形化的图形一次曝光完成。ASML 指出，EUV 单次图形化相较 DUV 多重图形化可减少光刻之外的刻蚀和沉积步骤。

但 EUV 不是“完全消灭多重图形化”：

某些更小 Pitch 仍可能需要拆分；
随机光子和光刻胶化学带来 Stochastic Defect；
掩模三维效应、EUV Pellicle 和缺陷控制仍很复杂；
单机能耗、产能和工艺成本要综合评估。

五、随机缺陷与系统误差

先进图形问题可粗分两类：

系统性误差：模型、焦距、剂量、掩模或工艺偏差造成，可通过校正和反馈改善；
随机缺陷：局部光子、材料或反应涨落造成的 Missing Hole、Bridge、Line Break 等，难以仅靠平均 CD 发现。

平均线宽合格并不代表缺陷率可接受。大面积高速检测、热点抽样和电性结果必须结合。

六、图形控制是跨工艺问题

最终图形由光刻胶成像、硬掩模转移、沉积、刻蚀与清洗共同决定。控制对象包括：

CDU 和 Pitch Walking；
Layer-to-Layer Overlay；
Edge Placement Error；
线边缘与线宽粗糙度；
Cut/Block Mask 位置；
图形塌陷、桥连和断线；
刻蚀后形貌与电性。

EPE 把 CD、Overlay 和形貌等因素统一到“实际边缘相对目标边缘偏了多少”的视角，比孤立看某个指标更接近设计意图。

七、设备与数据协同

先进图形化依赖曝光机、Track、沉积、刻蚀、清洗、量测和缺陷检测共同闭环。计算模型需要用晶圆数据校准，设备校正又要根据产品和图形上下文更新。

减少一次曝光不仅省一台曝光步骤，还可能减少相应的涂胶、显影、刻蚀、清洗、量测和返工风险，所以成本应按完整流程而非单机比较。

八、小结

多重图形化把超出单次成像能力的图形拆分形成。
LELE 灵活但高度依赖层间 Overlay；SADP/SAQP 用 Spacer 自对准换取更多沉积与刻蚀复杂度。
EUV 能减少部分多重图形步骤，但仍面对随机缺陷和工艺整合挑战。
先进图形控制需要从 EPE 和全流程角度整合 CD、Overlay、形貌与缺陷。

至此，“晶圆制造工艺”系列完成。下一阶段将回到已保留的草稿，正式重构“半导体检测与量测技术”系列。

参考资料

晶圆制造工艺（七）：湿法清洗与污染控制

Sat, 02 May 2026 10:00:00 +0800

写在前面

晶圆几乎每完成一道关键工艺都可能需要清洗。清洗对象包括颗粒、有机物、金属离子、自然氧化层、光刻胶和刻蚀残留，而不同污染物需要不同化学与物理机制。

一、污染从哪里来

空气、FOUP 和机械接触带来的颗粒；
腔体壁、薄膜剥落和耗材磨损；
光刻胶与有机残留；
金属交叉污染；
刻蚀聚合物和反应副产物；
CMP Slurry 与磨粒；
水痕和干燥残留；
人员、维护和化学品供应系统。

颗粒尺寸相同，落在关键图形、划片道或空白区的影响不同；污染控制最终要结合位置和后续工艺判断风险。

二、批式与单片清洗

批式湿法槽一次处理多片晶圆，吞吐量高、化学条件一致，但交叉污染和大批风险需要管理。单片清洗逐片喷淋、旋转和干燥，配方灵活、追踪清晰，更适合一些先进结构。

常用作用机制包括化学氧化/溶解、表面电荷调节、兆声或喷射产生的机械力，以及旋转甩干和 Marangoni 干燥。

三、典型清洗目标

3.1 有机物与颗粒

氧化性化学体系可分解有机污染，碱性体系配合过氧化物常用于颗粒去除。兆声有助于克服颗粒附着力，但能量过高可能损伤脆弱图形。

3.2 金属污染

酸性体系可溶解或络合某些金属离子。痕量金属可能改变载流子寿命、漏电和栅介质可靠性，要求极低背景与严格材料分区。

3.3 氧化层与残留

含氟化学可去除二氧化硅或自然氧化层，但会改变表面终止状态并存在材料选择性风险。刻蚀后残留通常需要针对其聚合物和无机成分组合处理。

具体化学配比属于工艺 Recipe，不能脱离材料堆叠照搬。

四、清洗也会制造缺陷

清洗的副作用包括：

细小结构塌陷；
表面粗糙化和腐蚀；
高纵横比结构内液体残留；
水痕和干燥斑；
兆声损伤；
背面与边缘交叉污染；
化学品残留和材料损失。

因此目标不是“作用越强越干净”，而是在缺陷去除率、材料损失、结构损伤和吞吐量之间找到窗口。

五、洁净度如何验证

常见方法包括：

裸片表面颗粒扫描；
图形晶圆缺陷检测；
TXRF、ICP-MS 等痕量金属分析；
接触角和表面化学分析；
膜厚、粗糙度与材料损失量测；
Monitor Wafer 与设备基线；
后续电性和良率关联。

检测不到不等于绝对没有污染，只表示在特定采样、灵敏度和方法下未检出。

六、设备与厂务控制

清洗设备依赖超纯水、化学品配送、过滤、排风和废液系统。槽体、管路、阀门、喷嘴和晶圆接触材料必须兼容化学品并控制析出。

Recipe 管理还要记录化学液寿命、温度、浓度、流量和更换历史。污染控制是设备、耗材、厂务、搬运和维护共同构成的系统工程。

七、小结

清洗针对颗粒、有机物、金属和工艺残留采用不同机制。
批式与单片清洗在吞吐量、灵活性和风险上各有优势。
清洗可能引入腐蚀、塌陷、水痕和交叉污染。
“未检出”必须连同检测方法和灵敏度理解。

参考资料

晶圆制造工艺（六）：CMP 化学机械平坦化

Thu, 30 Apr 2026 10:00:00 +0800

写在前面

多层制造会不断产生台阶。如果不把表面重新变平，光刻景深、薄膜覆盖和后续对准都会恶化。CMP 通过化学反应软化或改变表面，再由磨粒和抛光垫机械去除材料。

一、CMP 不是简单磨平

CMP 系统通常包含抛光盘、Pad、Carrier Head、Slurry 供给、修整器和清洗模块。晶圆被压向旋转抛光垫，在相对运动和化学液作用下去除材料。

主要输入包括下压力、分区压力、转速、流量、温度、时间以及 Pad 和 Slurry 状态。化学与机械作用的比例随铜、氧化物、钨等材料体系变化。

二、为什么需要选择性

CMP 常要去除填充在沟槽上方的多余材料，同时停在介质或阻挡层上。Slurry 化学、磨粒、抑制剂和终点控制共同决定选择比。

去除不足会残留导电材料导致短路；去除过多又可能侵蚀目标结构、改变线高或增加电阻。

三、Dishing、Erosion 与图形依赖

Dishing：较宽、较软区域被过度抛光，形成凹陷；
Erosion：密集图形区域的介质和结构整体降低；
Within-Wafer Non-Uniformity：中心到边缘去除量不同；
Scratch：颗粒团聚、Pad 或污染产生划伤；
Residue：Slurry、金属或有机物残留。

局部图形密度会影响抛光结果，因此设计中常加入 Dummy Fill 改善密度均匀性，但它也会影响寄生参数和版图。

四、Pad 与 Slurry 为什么需要管理

Pad 表面会随抛光发生釉化和纹理变化，修整器通过金刚石等结构恢复表面状态。Slurry 的粒径、pH、氧化剂和流量变化会改变速率、缺陷和选择性。

同一 Recipe 不代表相同过程：Pad 寿命、修整状态、管路沉积、温度与耗材批次都会造成漂移。设备维护和耗材追踪必须进入过程控制。

五、终点与量测

CMP 可使用电机电流、光学、涡流或其他信号判断层界面，再结合时间 Over-Polish 保证全片清除。常见结果量测包括：

膜厚和残膜；
台阶高度与全局平坦度；
四探针或金属电阻；
划伤、颗粒和残留缺陷；
晶圆边缘和背面污染。

平坦化不能只看平均膜厚：局部 Dishing 可能被全片平均值完全掩盖。

六、CMP 后清洗

抛光后表面带有磨粒、化学液、金属离子和有机残留，必须立即清洗。刷洗、兆声、化学液和干燥要去除污染，同时避免划伤、腐蚀与水痕。

CMP 和 Post-CMP Clean 应被视为联合模块；抛光形貌合格但清洗引入颗粒，仍然会造成后续失效。

七、小结

CMP 依靠化学反应和机械作用协同平坦化。
选择性、均匀性和终点决定是否既清除多余材料又保护目标结构。
Dishing、Erosion 和划伤具有明显图形与耗材依赖。
Pad、Slurry、后清洗和局部形貌必须纳入完整控制。

参考资料

晶圆制造工艺（五）：离子注入、扩散与退火

Tue, 28 Apr 2026 10:00:00 +0800

写在前面

半导体器件需要在精确位置形成不同导电特性的区域。离子注入负责把选定元素送入晶体，热处理则修复损伤、激活掺杂并控制扩散。两者必须作为一套联合工艺理解。

一、离子注入如何工作

注入机把掺杂源电离，经质量分析选择目标离子，再用电场加速并扫描晶圆。核心参数是：

Species：注入元素；
Dose：单位面积注入的离子数量；
Energy：影响平均注入深度；
Angle：控制沟道效应和三维结构覆盖；
Beam Current：影响生产率与热负荷。

能量并不唯一决定深度，离子质量、靶材、晶向和后续热处理也会影响最终分布。

二、为什么需要质量分析与电荷中和

离子源会产生不同元素、分子和电荷态。磁场按质荷比分离离子，避免错误种类或高能污染进入晶圆。束流监控用于计算剂量和均匀性。

正离子束可能在绝缘表面积累电荷，损伤薄介质或造成测量误差，因此设备会使用电子中和等手段。颗粒、金属污染和束流能量纯度同样是关键指标。

三、晶格损伤与 Channeling

高速离子进入晶体后与原子碰撞，会造成空位、间隙原子甚至局部非晶化。注入得到的掺杂原子也不一定立即位于能贡献载流子的晶格位置。

若离子沿特定晶向进入开放通道，可能比预期穿得更深，这称为 Channeling。设备通过晶圆倾角、扭角、屏蔽层或预非晶化等方法控制它。

四、退火完成了什么

退火至少承担两项任务：

修复注入造成的晶格损伤；
让掺杂原子进入合适晶格位置并电学激活。

炉管退火适合批量长时间热处理；RTP/RTA 通过快速升降温缩短高温时间；激光或闪光退火可提供更短、更局部的热过程。

热预算越大，修复和激活可能更充分，但掺杂也会扩散，使结变深、轮廓变宽。先进器件需要在激活率与空间约束之间平衡。

五、扩散还重要吗

现代超浅结主要依赖离子注入精确控制剂量和深度，但扩散仍存在于热处理中，也用于某些器件和材料体系。扩散速度受温度、时间、浓度、晶体缺陷和材料影响。

三维器件还暴露了直线束注入的局限：侧壁和被遮挡区域难以均匀到达。Applied Materials 将束线注入分为高电流、中电流和高能量等类型，并使用等离子体掺杂处理需要高剂量或共形掺杂的场景。

六、如何验证注入结果

直接验证掺杂并不容易，常组合使用：

SIMS 测元素浓度随深度分布；
片电阻量测反映激活后的导电能力；
SRP、Hall 等电学方法分析载流子；
TEM 或缺陷分析观察晶格损伤；
器件 Vth、漏电和结特性验证最终效果。

元素“在里面”不等于已经电学激活，化学浓度也不等于有效载流子浓度。

七、小结

注入种类、剂量、能量和角度共同定义初始掺杂分布。
离子注入会损伤晶格并可能产生 Channeling。
退火修复损伤、激活掺杂，同时也会引起扩散。
掺杂验证需要材料深度分析与电学结果结合。

参考资料

晶圆制造工艺（四）：薄膜沉积——PVD、CVD 与 ALD

Sun, 26 Apr 2026 10:00:00 +0800

写在前面

芯片不是在一块硅上简单“刻”出来的，而是由半导体、绝缘体和导体薄膜逐层构成。沉积工艺要回答：沉积什么材料、多厚、覆盖到哪里、界面是否洁净、成分和应力是否合格。

一、先区分生长与沉积

热氧化消耗硅并生长二氧化硅；外延延续衬底晶格生长单晶层；PVD、CVD 和 ALD 则把外来材料沉积在表面。它们都能“形成薄膜”，但反应机制和界面不同。

薄膜功能包括栅介质、阻挡层、金属互连、硬掩模、间隔层、钝化层和光学膜。不存在适合所有材料和结构的沉积方法。

二、PVD：从靶材搬运原子

PVD 常通过等离子体离子轰击靶材，使原子溅射出来并沉积到晶圆。它适合许多金属和阻挡层，速率较高、材料纯度好。

但 PVD 具有明显视线特性，对高深宽比结构的底部和侧壁覆盖有限。调整压力、功率、偏压和准直方式可以改善覆盖，却要权衡速率、损伤和颗粒。

三、CVD：让前驱体在表面反应

CVD 把气态前驱体输送到晶圆表面，通过热、等离子体或其他能量驱动化学反应形成薄膜，副产物被抽走。

常见类型包括 LPCVD、PECVD 和金属有机 CVD。CVD 通常比 PVD 具有更好的复杂结构覆盖能力，但沉积温度、前驱体残留、气相成核和膜应力需要控制。

PECVD 利用等离子体降低反应温度，适合热预算受限的后段工艺；等离子体也可能引入离子损伤或氢相关影响。

四、ALD：按表面反应循环生长

ALD 将两个或多个前驱体交替送入腔体，每一步依靠自限制表面反应：

1

前驱体 A → 吹扫 → 前驱体 B → 吹扫 = 一个循环

循环次数控制厚度，因此 ALD 擅长亚纳米级厚度控制和高深宽比结构的共形覆盖。代价是沉积速率通常较低，对前驱体化学、表面活性和吹扫完整性要求高。

“每循环一层原子”只是通俗说法。实际生长量取决于材料、表面和工艺条件，并不总是完整单原子层。

五、外延为什么特殊

外延层按照衬底晶体取向生长，可用于沟道、源漏、应变工程和功率器件漂移层。外延不仅要求厚度与成分，还要控制晶格缺陷、掺杂、选择性和界面洁净度。

选择性外延希望只在暴露的晶体区域生长，而不在介质上成核。图形尺寸和表面状态可能导致 Loading 效应，使局部生长速率与形貌不同。

六、薄膜的关键质量指标

指标	影响
厚度与均匀性	电学、光学和后续尺寸
成分与化学计量比	电阻率、介电常数、反应性
共形性	三维结构侧壁和底部覆盖
应力	晶圆翘曲、开裂、器件性能
粗糙度	界面散射、图形转移和可靠性
缺陷与颗粒	短路、开路和局部失效
界面质量	接触电阻、陷阱与附着力

测量技术包括椭偏、反射、XRR、四探针、应力/翘曲、光学缺陷检测以及截面分析。量测模型必须匹配真实材料堆叠，否则漂亮的拟合也可能得到错误厚度。

七、小结

PVD 适合许多金属，但复杂结构覆盖受到视线特性限制。
CVD 依靠表面化学反应，材料范围和覆盖能力更灵活。
ALD 通过自限制循环获得精细厚度控制和高共形性，但吞吐量较低。
薄膜评价不能只看厚度，还要看成分、应力、界面、覆盖和缺陷。

参考资料

晶圆制造工艺（三）：刻蚀——如何形成微纳结构

Fri, 24 Apr 2026 10:00:00 +0800

写在前面

光刻在胶上定义图形，刻蚀负责把图形转移到下层材料。先进刻蚀面对的不只是“去掉多少”，还要决定去除方向、材料选择性、侧壁形貌、片内均匀性和表面损伤。

一、湿法与干法刻蚀

1.1 湿法刻蚀

晶圆浸入或接触化学溶液，材料通过化学反应溶解。优点是设备相对简单、吞吐量高、某些材料选择性好；缺点是常呈各向同性，容易在掩模下方产生横向钻蚀。

晶向相关湿法刻蚀也可表现出方向性，因为不同晶面的反应速率不同。不能简单把“湿法”与“各向同性”完全等同。

1.2 干法刻蚀

干法刻蚀通常在低压腔体中产生等离子体：

活性自由基与材料发生化学反应；
带电离子受鞘层电场加速，提供方向性轰击；
挥发性反应产物被真空系统排出。

RIE 等工艺通过化学反应与物理轰击组合，实现微细图形的垂直转移。

二、刻蚀的五个核心指标

指标	含义
Etch Rate	目标材料去除速度
Selectivity	目标材料相对掩模或停止层的去除比
Anisotropy	垂直与横向刻蚀的差异
Uniformity	片内、片间和批间一致性
Profile	侧壁角、底部、顶部和局部形貌

高刻蚀速率不自动等于好工艺。若选择比不足，掩模会提前耗尽；若侧壁保护过强，可能产生残留；若离子能量过高，又可能造成晶格或介质损伤。

三、等离子体设备控制什么

Recipe 常包含气体种类与流量、腔压、源功率、偏置功率、温度和时间。这些输入影响等离子体密度、离子能量、自由基组成和表面反应。

静电吸盘固定晶圆，背面氦气帮助热传导；温度会改变反应和聚合物沉积。腔壁状态也会影响工艺，所以清腔、Seasoning 和耗材寿命是重复性的一部分。

四、终点检测与过刻蚀

只按固定时间刻蚀会受到膜厚和速率变化影响。终点检测可观察等离子体发光、反射或其他信号，判断目标层是否被穿透。

实际工艺常在终点后继续一定比例的 Over-Etch，确保片内较慢区域也清除干净。但过刻蚀过多会侵蚀停止层、扩大 CD 偏差和增加损伤。

五、先进结构的典型难题

ARDE：高深宽比或小开口结构刻蚀更慢；
Microloading：局部图形密度影响反应物供给和产物排出；
Bow / Taper：侧壁弯曲或锥化；
Notching：界面附近发生横向侵蚀；
Residue：底部或侧壁残留；
Roughness：边缘粗糙度被转移或放大；
Charging Damage：绝缘结构积累电荷导致损伤。

3D NAND 通道孔、FinFET 鳍片和 GAA 选择性释放都要求不同的刻蚀方案，没有一种“最强等离子体”可以通吃。

六、刻蚀后如何判断合格

需要把多个结果结合起来：

顶部和底部 CD；
深度、侧壁角和轮廓；
残膜与停止层损失；
片内均匀性；
缺陷、残留和颗粒；
电学漏电与可靠性。

CD-SEM 提供局部二维尺寸，截面 SEM/TEM 观察结构，散射量测可高速反演三维形貌，残留和成分还可能需要光谱或表面分析。

七、小结

湿法刻蚀依靠溶液反应，干法刻蚀利用等离子体化学与离子轰击。
速率、选择比、方向性、均匀性和形貌必须共同优化。
腔体状态、晶圆温度和终点控制决定量产重复性。
高深宽比结构把传质、充电和形貌控制推到新的难度。

参考资料

晶圆制造工艺（二）：光刻——如何把图形转移到晶圆

Wed, 22 Apr 2026 10:00:00 +0800

写在前面

光刻决定图形“放在哪里、长什么样”，但曝光机不会直接在硅上刻出晶体管。它把掩模图形投影到感光材料，形成供后续刻蚀、注入或沉积使用的临时掩模。

1

表面处理 → 涂胶 → 软烘 → 对准与曝光 → 后烘 → 显影 → 检查 → 图形转移

一、光刻胶如何记录图形

光刻胶是对光或辐射敏感的聚合物体系。正胶的曝光区域在显影时更易溶解，负胶则相反。实际胶材还包含光酸发生剂、溶剂和添加剂，曝光后的化学反应与烘烤共同决定最终图形。

涂胶前要控制表面洁净度和润湿性；旋涂决定膜厚与均匀性；边缘去胶避免背面污染和搬运问题。胶厚不是越薄越好：薄胶利于分辨率，却必须承受后续刻蚀。

二、曝光系统做了什么

步进扫描式曝光系统把 Reticle 上局部图形缩小投影到晶圆一个曝光场，并通过晶圆台和掩模台同步扫描覆盖整片晶圆。

影响成像的核心量包括波长、数值孔径和工艺因子。更短波长、更高 NA 通常有利于分辨更小图形，但景深、光学复杂度、掩模效应和成本也随之变化。

DUV 使用深紫外光，干式和浸没式系统仍承担大量关键与非关键层；
EUV 使用 13.5 nm 波长，在真空中通过反射光学传输；
High-NA EUV 将数值孔径从 0.33 提高到 0.55，以继续扩展分辨能力。

EUV 波长为 13.5 nm，不代表只能打印 13.5 nm 图形，也不代表节点尺寸等于波长。实际能力来自光学、掩模、光刻胶、计算模型和过程控制的整体协同。

三、Focus、Dose 与 Process Window

Focus 决定晶圆表面是否位于最佳成像平面；
Dose 决定光刻胶接收的曝光能量；
两者共同影响 CD、侧壁和缺陷。

工程上会通过 Focus-Exposure Matrix 寻找满足 CD 和图形质量要求的窗口。晶圆翘曲、膜层形貌、胶厚、设备漂移和掩模差异都会消耗窗口。

因此自动对焦、调平、晶圆台定位、光源稳定和曝光场间校正都是光刻系统的重要组成，不只是镜头分辨率。

四、Overlay 为什么难

芯片由许多层叠加而成，新图形必须与已有图形对准。Overlay 误差可能来自：

晶圆平移、旋转和缩放；
掩模与晶圆形变；
镜头像差和扫描动态误差；
工艺引起的晶圆应力与非线性畸变；
对准标记损伤或信号变化。

设备通过对准标记、模型拟合和场级校正减少误差。Overlay 是统计分布，不应只看单个点或单个最大值。

五、计算光刻与 OPC

当图形接近成像极限时，晶圆上的结果不会忠实复制掩模几何。光的衍射、邻近图形和工艺过程会使线端缩短、拐角圆化或密集与孤立图形偏差。

OPC 会有意修改掩模形状，使经过光学与工艺系统后得到目标晶圆图形。计算光刻还包含光源掩模协同优化、模型校准和热点检查。掩模看起来“不像目标图形”可能正是为了晶圆结果更像目标。

六、常见缺陷与量测

光刻相关异常包括未显影、胶残留、桥连、断线、塌胶、颗粒、曝光场拼接和 CD 漂移。常见控制手段包括：

胶厚与均匀性量测；
显影后检查；
CD-SEM 或光学 CD；
Overlay 量测；
缺陷检测与热点复查；
曝光设备和 Track 的传感器数据。

显影后合格也不保证刻蚀后合格，因为胶图形还会在刻蚀中发生收缩和形貌变化。

七、小结

光刻在光刻胶中生成临时图形，真正材料结构由后续工艺完成。
分辨率来自波长、NA、光刻胶、掩模、计算模型和过程控制共同作用。
Focus、Dose 和 Overlay 是量产控制的核心维度。
OPC 的目标是修正完整成像链，而不是让掩模外观好看。

参考资料

晶圆制造工艺（一）：从裸晶圆到芯片的完整流程

Mon, 20 Apr 2026 10:00:00 +0800

写在前面

晶圆制造不是一条“光刻一次、刻蚀一次”的直线，而是把薄膜形成、图形转移、材料去除、掺杂、热处理和平坦化反复组合，在晶圆上逐层构建晶体管与互连。

1
2
3
4
5


裸晶圆
 ↓ 清洗与表面准备
薄膜形成 → 涂胶 → 曝光 → 显影 → 刻蚀/注入 → 去胶 → 清洗
 ↓ 上述模块反复数十至上百次
晶体管（FEOL）→ 接触（MOL）→ 多层互连（BEOL）

本文先建立全景，后续各篇再拆解关键工艺。

一、起点不是普通的“硅片”

晶圆厂接收的是经过提纯、单晶生长、切片、倒角、研磨、抛光和清洗的制造级晶圆。来料需要满足晶向、电阻率、厚度、平坦度、翘曲、颗粒和晶体缺陷等要求。

晶圆进入产线后会获得唯一身份，并以 Lot、Wafer ID、FOUP 和设备历史贯穿制造。先进制造周期长、步骤多，可追溯性与工艺本身同样重要。

二、六类核心操作

2.1 形成材料

氧化、外延、PVD、CVD、ALD 和电镀等方法在表面形成半导体、介质或导体。不同方法在材料种类、覆盖性、温度、速率和损伤之间权衡。

2.2 形成图形

涂胶、曝光和显影把掩模图形转移到光刻胶。光刻胶通常只是临时掩模，真正结构还要通过后续刻蚀、注入或沉积形成。

2.3 去除材料

干法刻蚀利用等离子体实现方向性和选择性；湿法刻蚀利用化学溶液反应。工艺要同时控制速率、选择比、均匀性、侧壁和损伤。

2.4 改变材料

离子注入精确引入掺杂元素，退火修复晶格并激活掺杂；等离子体、紫外和热处理也可改变薄膜性质。

2.5 平坦化

CMP 结合化学反应与机械作用去除高处材料。没有周期性平坦化，多层结构的高低起伏会快速累积，使后续光刻失焦和互连失败。

2.6 清洗

清洗贯穿几乎所有模块，用于去除颗粒、有机物、金属、自然氧化层和工艺残留。清洗不只是“洗干净”，还要避免腐蚀、粗糙化、水痕和交叉污染。

三、FEOL、MOL 与 BEOL

阶段	主要任务	典型结构
FEOL	形成有源器件	隔离、栅极、源漏、鳍片或纳米片
MOL	把器件接到互连	接触孔、局部互连
BEOL	构建信号和电源网络	多层金属线、通孔、层间介质

BEOL 对低电阻、低寄生电容和可靠性要求很高。随着线宽缩小，互连电阻、阻挡层占比和通孔可靠性可能比晶体管本身更限制系统性能。

四、为什么工艺必须反复

一个结构常需要多次循环才能完成。例如形成一层金属互连可能经历介质沉积、光刻、刻蚀沟槽与通孔、阻挡层和金属填充、CMP、清洗和检测。芯片包含许多器件层与互连层，所以整套循环不断重复。

ASML 将芯片描述为在硅晶圆上逐层构建互连图形的“微型高楼”，并指出制造过程中持续进行检测与量测，再将结果反馈给设备以稳定工艺。

五、工艺窗口与过程控制

工艺并不是只有一个完美设定点，而是在一定参数范围内能持续得到合格结果，这个范围称为工艺窗口。输入包括温度、压力、气体流量、功率、时间、焦距和剂量，输出则包括膜厚、CD、Overlay、缺陷和电性。

量产控制通常结合：

设备传感器和 FDC；
在线膜厚、CD、Overlay 与缺陷检测；
测试结构和电性监控；
SPC 与 Run-to-Run 调节；
失效分析和良率数据。

单次结果合格不等于过程稳定。趋势漂移、腔体差异和批间变化必须在造成大量报废前被发现。

六、小结

晶圆制造是材料形成、图形化、去除、改性、平坦化和清洗的重复组合。
FEOL 造器件，MOL 连接器件，BEOL 构建多层互连。
每道工艺都存在输入、输出和工艺窗口，不能只记录 Recipe 设定值。
检测、量测、电性监控和设备数据共同构成过程控制闭环。

下一篇从最具代表性的图形化工艺开始：光刻如何把版图准确转移到晶圆。