晶圆制造工艺（四）：薄膜沉积—

写在前面

芯片不是在一块硅上简单“刻”出来的，而是由半导体、绝缘体和导体薄膜逐层构成。沉积工艺要回答：沉积什么材料、多厚、覆盖到哪里、界面是否洁净、成分和应力是否合格。

热氧化消耗硅并生长二氧化硅；外延延续衬底晶格生长单晶层；PVD、CVD 和 ALD 则把外来材料沉积在表面。它们都能“形成薄膜”，但反应机制和界面不同。

薄膜功能包括栅介质、阻挡层、金属互连、硬掩模、间隔层、钝化层和光学膜。不存在适合所有材料和结构的沉积方法。

PVD 常通过等离子体离子轰击靶材，使原子溅射出来并沉积到晶圆。它适合许多金属和阻挡层，速率较高、材料纯度好。

但 PVD 具有明显视线特性，对高深宽比结构的底部和侧壁覆盖有限。调整压力、功率、偏压和准直方式可以改善覆盖，却要权衡速率、损伤和颗粒。

CVD 把气态前驱体输送到晶圆表面，通过热、等离子体或其他能量驱动化学反应形成薄膜，副产物被抽走。

常见类型包括 LPCVD、PECVD 和金属有机 CVD。CVD 通常比 PVD 具有更好的复杂结构覆盖能力，但沉积温度、前驱体残留、气相成核和膜应力需要控制。

PECVD 利用等离子体降低反应温度，适合热预算受限的后段工艺；等离子体也可能引入离子损伤或氢相关影响。

ALD 将两个或多个前驱体交替送入腔体，每一步依靠自限制表面反应：

1
前驱体 A → 吹扫 → 前驱体 B → 吹扫 = 一个循环

循环次数控制厚度，因此 ALD 擅长亚纳米级厚度控制和高深宽比结构的共形覆盖。代价是沉积速率通常较低，对前驱体化学、表面活性和吹扫完整性要求高。

“每循环一层原子”只是通俗说法。实际生长量取决于材料、表面和工艺条件，并不总是完整单原子层。

外延层按照衬底晶体取向生长，可用于沟道、源漏、应变工程和功率器件漂移层。外延不仅要求厚度与成分，还要控制晶格缺陷、掺杂、选择性和界面洁净度。

选择性外延希望只在暴露的晶体区域生长，而不在介质上成核。图形尺寸和表面状态可能导致 Loading 效应，使局部生长速率与形貌不同。

测量技术包括椭偏、反射、XRR、四探针、应力/翘曲、光学缺陷检测以及截面分析。量测模型必须匹配真实材料堆叠，否则漂亮的拟合也可能得到错误厚度。