晶圆制造工艺（一）：从裸晶圆到芯片的完整流程

写在前面

晶圆制造不是一条“光刻一次、刻蚀一次”的直线，而是把薄膜形成、图形转移、材料去除、掺杂、热处理和平坦化反复组合，在晶圆上逐层构建晶体管与互连。

1
2
3
4
5
裸晶圆
  ↓ 清洗与表面准备
薄膜形成 → 涂胶 → 曝光 → 显影 → 刻蚀/注入 → 去胶 → 清洗
  ↓                    上述模块反复数十至上百次
晶体管（FEOL）→ 接触（MOL）→ 多层互连（BEOL）

本文先建立全景，后续各篇再拆解关键工艺。

晶圆厂接收的是经过提纯、单晶生长、切片、倒角、研磨、抛光和清洗的制造级晶圆。来料需要满足晶向、电阻率、厚度、平坦度、翘曲、颗粒和晶体缺陷等要求。

晶圆进入产线后会获得唯一身份，并以 Lot、Wafer ID、FOUP 和设备历史贯穿制造。先进制造周期长、步骤多，可追溯性与工艺本身同样重要。

氧化、外延、PVD、CVD、ALD 和电镀等方法在表面形成半导体、介质或导体。不同方法在材料种类、覆盖性、温度、速率和损伤之间权衡。

涂胶、曝光和显影把掩模图形转移到光刻胶。光刻胶通常只是临时掩模，真正结构还要通过后续刻蚀、注入或沉积形成。

干法刻蚀利用等离子体实现方向性和选择性；湿法刻蚀利用化学溶液反应。工艺要同时控制速率、选择比、均匀性、侧壁和损伤。

离子注入精确引入掺杂元素，退火修复晶格并激活掺杂；等离子体、紫外和热处理也可改变薄膜性质。

CMP 结合化学反应与机械作用去除高处材料。没有周期性平坦化，多层结构的高低起伏会快速累积，使后续光刻失焦和互连失败。

清洗贯穿几乎所有模块，用于去除颗粒、有机物、金属、自然氧化层和工艺残留。清洗不只是“洗干净”，还要避免腐蚀、粗糙化、水痕和交叉污染。

BEOL 对低电阻、低寄生电容和可靠性要求很高。随着线宽缩小，互连电阻、阻挡层占比和通孔可靠性可能比晶体管本身更限制系统性能。

一个结构常需要多次循环才能完成。例如形成一层金属互连可能经历介质沉积、光刻、刻蚀沟槽与通孔、阻挡层和金属填充、CMP、清洗和检测。芯片包含许多器件层与互连层，所以整套循环不断重复。

ASML 将芯片描述为在硅晶圆上逐层构建互连图形的“微型高楼”，并指出制造过程中持续进行检测与量测，再将结果反馈给设备以稳定工艺。

工艺并不是只有一个完美设定点，而是在一定参数范围内能持续得到合格结果，这个范围称为工艺窗口。输入包括温度、压力、气体流量、功率、时间、焦距和剂量，输出则包括膜厚、CD、Overlay、缺陷和电性。

量产控制通常结合：

单次结果合格不等于过程稳定。趋势漂移、腔体差异和批间变化必须在造成大量报废前被发现。

下一篇从最具代表性的图形化工艺开始：光刻如何把版图准确转移到晶圆。