半导体基础（四）：制程节点到底代表什么

写在前面

提到芯片制造，最醒目的数字往往是 7 nm、5 nm、3 nm，甚至 18A。很多人会自然地问：“3 nm 到底是哪一段只有 3 nm？”

在现代工艺中，通常找不到一个统一、固定、恰好等于节点名称的物理尺寸。节点已经从尺寸标签演变为一代工艺平台的名称。理解这个变化，才能正确阅读工艺路线图、设备需求和检测量测指标。

一、节点最初确实与尺寸有关

在较早时期，工艺代际名称常与晶体管的某个代表尺寸有较直接关系，例如最小栅长或半间距。随着器件结构、互连和设计规则演进，单个尺寸越来越无法代表整套工艺。

Intel 对节点命名历史的说明很明确：过去节点名称曾对应某些晶体管物理特征的实际长度，但行业多年前已逐渐脱离这一做法；现代名称更接近对密度、性能和功耗等综合进步的代际表达。

所以不能把历史上的关系机械地套到今天：

1
2
3
4
5
“某节点叫 5 nm”
        ≠
“所有晶体管栅长都是 5 nm”
        ≠
“芯片上最小结构一定是 5 nm”

二、现代节点是一套工艺平台

一代可量产工艺不仅包含晶体管尺寸，还包含大量相互关联的技术选择：

晶体管架构，例如 Planar、FinFET、GAA；
栅极、沟道、源漏和接触材料；
标准单元高度和设计规则；
金属互连层、线宽、线距与通孔结构；
光刻方案和关键层数量；
电压、器件选项与可靠性规范；
SRAM 单元、I/O 器件和模拟器件支持；
工艺步骤、掩模数量、成本与良率成熟度；
面向设计者的 PDK、模型和 IP 生态。

因此，节点更像一整套“制造配方 + 设计规则 + 器件库 + 性能边界”，不是一把纳米尺。

三、真正需要比较哪些物理尺寸

尽管节点名不再对应唯一尺寸，实际制造当然仍然由具体尺寸约束。常见指标包括：

指标	含义	为什么重要
Gate Length	有效或物理栅长，定义需具体说明	影响电学控制与性能
Contacted Gate Pitch，CGP	相邻栅结构的重复间距	影响标准单元横向密度
Metal Pitch	某层金属线与间距的重复节距	影响互连密度与布线能力
Fin Pitch / Nanosheet Pitch	鳍片或纳米片结构节距	影响器件密度与工艺窗口
SRAM Bitcell Area	SRAM 单元面积	常用于观察高密度存储结构能力
Logic Density	单位面积可实现的代表性逻辑晶体管数量	比单一线宽更接近逻辑集成能力

同一节点内部也会存在多种线宽、膜厚和间距。关键层与非关键层可能使用不同光刻技术；高性能库和高密度库也可能采用不同设计规则。

四、为什么不同公司的节点不能只看数字

各厂商节点命名体系并没有一个强制统一的物理映射。同样叫“5 nm”的工艺，其晶体管结构、密度、SRAM 单元、性能、功耗、设计规则和成熟度都可能不同。

严谨比较至少要限定：

比较对象：是高性能逻辑、高密度逻辑、SRAM，还是特定产品？
性能条件：在相同功耗、相同频率还是相同电压下比较？
面积口径：用峰值晶体管密度、标准单元密度还是最终产品面积？
工艺版本：初始节点、增强版和低功耗版可能不同。
量产状态：技术发布、风险试产和高良率量产不是同一阶段。

Intel 曾建议用代表性逻辑单元密度并单独报告 SRAM 单元面积，以减少节点名称造成的混乱。这也说明任何单一指标仍然不够，需要结合产品目标分析。

五、PPA：工艺比较的三个常用方向

现代逻辑工艺经常用 PPA 概括三类目标：

Power：功耗；
Performance：性能；
Area：面积。

三者通常无法同时无条件最优。例如：

提高频率可能增加动态功耗和漏电；
追求最高密度可能牺牲布线余量或散热；
降低电压有助于省电，却会影响速度和稳定性；
更激进的工艺步骤可能增加成本和良率风险。

因此，“新节点比旧节点提升 20%”必须继续问：提升的是哪一项，在什么约束和测试条件下？

六、节点缩小不等于所有东西都等比例缩小

早期理想缩放设想希望器件尺寸、电压和电场按比例变化，但现实逐渐偏离简单缩放：

电源电压下降速度变慢；
互连电阻和延迟成为重要瓶颈；
SRAM、模拟和 I/O 结构缩放节奏不同；
功率密度与散热限制性能；
光刻、材料和工艺复杂度显著增加；
设计成本与制造成本不一定随面积同比下降。

这也是先进芯片采用 Chiplet、先进封装、专用加速器和架构优化的原因之一：系统进步不再只依靠晶体管尺寸缩小。

七、Planar、FinFET 与 GAA 是什么关系

节点演进常伴随器件架构变化：

7.1 Planar

沟道位于平面表面，栅极主要从上方控制。工艺成熟，但在很短沟道下静电控制能力受到限制。

7.2 FinFET

沟道形成竖直鳍片，栅极包围鳍片多个侧面，提升控制能力。驱动能力可通过鳍片数量等方式离散调节。

7.3 GAA

栅极环绕纳米线或纳米片沟道，进一步增强静电控制。纳米片宽度等参数提供新的器件优化自由度，但释放沟道、内侧间隔层和多层外延等工艺更加复杂。

节点名称本身不能告诉你器件采用哪种架构，必须阅读厂商技术说明。

八、节点与检测量测有什么关系

节点越先进，并不只是要求设备“看得更小”，还会带来四类变化。

8.1 测量对象从二维走向三维

平面顶部 CD 不足以描述 FinFET 或 GAA，需要获取高度、侧壁角、多层厚度、内部间距和形貌。

8.2 允许误差相对收紧

结构尺寸与工艺窗口缩小后，同样的绝对偏差可能占据更大比例。设备的重复性、长期稳定性和匹配能力都需要提高。

8.3 隐藏缺陷增多

复杂叠层、高深宽比结构和键合界面可能把缺陷藏在表面之下，需要电子束、X 射线、声学或其他互补技术。

8.4 数据和模型更重要

很多量测不再是直接“看尺子读数”，而是根据光谱、散射或图像信号反演模型参数。模型相关性、参考方法和不确定度成为结果的一部分。

所以节点升级对设备的挑战，是分辨率、系统稳定性、三维感知、算法模型和吞吐量的共同升级。

九、阅读节点路线图的实用清单

以后看到节点宣传，不妨逐项确认：

节点名称由哪家企业定义？
对应 Planar、FinFET 还是 GAA？
公布的是性能、功耗、密度中的哪一项？
改善是在相同条件下比较吗？
逻辑密度与 SRAM 单元面积分别是多少？
使用哪些新材料、互连或供电技术？
处于研发、风险试产还是量产阶段？
面向高性能、移动低功耗还是其他应用？

只要这些问题没有答案，就不要从节点数字推导精确的器件尺寸或产品优劣。

十、小结

节点名称历史上曾与代表性物理尺寸相关，现代节点已经不对应唯一尺寸。
一代工艺包含晶体管架构、互连、设计规则、材料、PDK、成本和可靠性等完整体系。
不同厂商的同名节点不能只凭数字直接比较。
PPA 是理解工艺权衡的起点，但比较仍需统一约束和口径。
先进节点带来的不仅是更小尺寸，还有三维结构、隐藏缺陷、模型依赖和更紧的过程控制要求。

下一篇将从产品功能出发，区分逻辑、存储、模拟、功率等不同芯片为什么需要不同器件与制造路线。