写在前面

上一篇分清了晶圆、裸片和封装，这一篇回到裸片内部最基本的有源器件：MOSFET。

把 MOSFET 说成“电子开关”没有错，但这个比喻隐藏了很多重要问题：开关由什么控制？为什么关断时仍会漏电？为什么尺寸越小越难控制？FinFET 和 GAA 又在解决什么？

本文从设备工程师需要的角度拆解 MOSFET，不做复杂器件方程推导，但会保留理解工艺和量测所需的关键物理关系。

一、先看 MOSFET 的完整名字

MOSFET 是 Metal-Oxide-Semiconductor Field-Effect Transistor 的缩写，中文通常译为金属—氧化物—半导体场效应晶体管。

名字包含两层信息：

• Metal-Oxide-Semiconductor 描述经典栅极堆叠；
• Field-Effect 表示器件通过电场改变沟道的导电状态。

现代先进器件常采用金属栅与高介电常数材料，栅介质也不再只是传统二氧化硅。因此 MOS 更像一个沿用下来的器件类别名称，而不是对所有材料的逐字说明。

二、一只 MOSFET 由哪些部分组成

以硅基 nMOS 为例，可以先记住五个端或结构：

源极和漏极的命名与工作偏置有关。在对称结构中，两端物理上可能很相似，但实际电路会根据电位与载流子流动方向确定角色。

2.1 为什么栅极几乎不用“持续供电”

栅极与沟道之间有绝缘介质，理想稳态下没有直流导通路径。栅极更像电容的一端：改变栅电压时需要给等效电容充放电，电压稳定后主要剩泄漏。

现实器件的介质并非绝对绝缘，极薄介质还会出现隧穿等漏电机制。这也是行业引入高介电常数栅介质的重要背景之一：在保持较强栅控能力的同时，允许使用更大的物理厚度来降低直接隧穿。

三、从关断到导通发生了什么

以构建在 P 型体区中的增强型 nMOS 为例。

3.1 栅压较低：没有连续沟道

源区和漏区通常为重掺杂 N 型，中间隔着 P 型区域。栅极未施加足够正电压时，源漏之间没有一条连续的电子沟道，器件近似关断。

“关断”不是电流严格等于零。反偏结漏电、亚阈值电流和栅漏电等仍然存在，只是远小于导通电流。

3.2 栅压升高：表面载流子重新分布

栅极施加正电压后，电场会排斥半导体表面的空穴，并吸引电子靠近栅介质下方。随着栅压继续升高，表面电子浓度足以形成与原体区导电类型相反的 反型层（Inversion Layer）。

这条反型层连接源极和漏极，就是沟道。

3.3 加上源漏电压：沟道中产生电流

沟道形成后，再在源漏之间施加电压，载流子会在横向电场作用下运动。栅极负责“有没有路、路有多通”，源漏电压负责沿着这条路驱动电流。

Intel 对现代 MOSFET 的描述也是这一逻辑：源极与漏极之间的沟道由上方栅极控制，栅电压吸引适当电荷形成连接，从而允许电流通过。

四、阈值电压不是理想开关线

阈值电压（Threshold Voltage，Vth） 用于描述强反型沟道开始建立的特征栅压。但它不是一条“低 0.001 V 就完全关闭、高 0.001 V 就完全打开”的硬边界。

阈值附近的行为受定义方法、漏极电压、温度、体偏置、器件尺寸和随机波动影响。规格中出现 Vth 时，需要确认：

• 使用恒流法还是其他提取方法；
• 测试时的漏极电压是多少；
• 温度和体端如何设置；
• 报告的是典型值、均值还是分布；
• 对应哪一种器件选项。

在数字电路中，常关心两组相互制约的指标：

• 导通电流 Ion：越大通常越有利于快速充放电；
• 关断电流 Ioff：越小越有利于降低静态功耗。

简单提高驱动能力可能带来更高漏电，器件设计本质上是在性能、功耗、面积和可靠性之间权衡。

五、MOSFET 的三个工作区域

传统长沟道模型常把工作状态分为三个区域。它是理解电路的有用近似，但先进短沟道器件会偏离理想模型。

5.1 截止区

栅源电压不足以建立强反型沟道，器件近似关闭。仍需注意亚阈值与其他漏电。

5.2 线性区

沟道已经形成，源漏电压相对较小，器件表现得像一个受栅压控制的电阻。模拟开关和某些低压工作状态会利用这一区域。

5.3 饱和区

漏极附近沟道发生夹断，电流对漏极电压的敏感程度降低，主要受栅极过驱动控制。数字电路切换和模拟放大都涉及饱和区，但使用目的不同。

“饱和”不代表电流达到任何条件下都不再变化。沟道长度调制、短沟道效应和自热等都会使实际电流继续变化。

六、为什么 CMOS 静态功耗低

CMOS 使用互补的 nMOS 和 pMOS。以反相器为例：

1
2
3
4
5
6
7

电源 VDD
   │
 pMOS
   ├── 输出
 nMOS
   │
  GND

• 输入低时，pMOS 导通、nMOS 关断，输出被拉高；
• 输入高时，pMOS 关断、nMOS 导通，输出被拉低。

理想稳态下总有一只晶体管关断，不形成持续的电源到地通路。实际 CMOS 功耗主要包括：

1. 动态功耗：节点电容在翻转时反复充放电；
2. 短路功耗：输入过渡期间 nMOS 与 pMOS 短暂同时导通；
3. 静态功耗：亚阈值、栅、结等漏电形成的功耗。

因此，降低电压能显著降低动态功耗，但又可能降低速度和噪声裕量；减小尺寸能增加密度，却可能加剧漏电和工艺波动。

七、尺寸缩小后为什么越来越难

理想情况下，栅极应该独立控制沟道。但当沟道变短后，漏极电场也会强烈影响沟道势垒，出现一系列 短沟道效应：

• 阈值电压随沟道缩短而变化；
• 漏极电压降低源端势垒，即 DIBL；
• 亚阈值漏电增大；
• 器件间随机差异更加显著；
• 电场增强带来可靠性问题。

平面器件中，栅极主要从沟道上方控制。FinFET 把沟道做成竖起的鳍片，让栅极从多个侧面包围；GAA 则让栅极更完整地围绕纳米线或纳米片。这些结构的共同目标是增强静电控制，而不仅是追求更立体的外观。

7.1 三维结构带来的制造难题

更好的电学控制换来了更复杂的制造：

• 鳍片或纳米片的宽度、高度和间距需要精确控制；
• 多层材料界面的厚度与均匀性更加关键；
• 高深宽比结构更难沉积和刻蚀；
• 隐藏在三维结构内部的缺陷更难观察；
• 单一二维图像可能不足以还原真实形貌。

这也是为什么先进节点需要散射量测、电子显微镜、X 射线和截面分析等多种技术互相补充。

八、器件参数如何映射到工艺参数

晶体管性能不是由一个尺寸单独决定。下面是一些典型关联：

相关不等于可以用一个参数直接推导全部电学结果。晶圆厂需要把在线量测、缺陷检测、电性测试和失效分析结合起来，才能建立工艺与性能的因果关系。

九、小结

理解 MOSFET，要抓住这几个核心：

1. 栅极通过电场改变半导体表面的载流子分布，形成或削弱沟道。
2. 阈值电压是器件特征参数，不是理想开关的绝对边界。
3. Ion、Ioff、速度、功耗和可靠性相互制约。
4. CMOS 依靠 nMOS 与 pMOS 互补工作，降低理想稳态直流功耗。
5. FinFET 和 GAA 的核心价值是加强栅极对短沟道的静电控制。
6. 器件越立体，制造和检测量测就越依赖多参数、多技术协同。

下一篇讨论一个常被营销数字掩盖的问题：7 nm、5 nm、3 nm 这些制程节点究竟代表什么。

参考资料

• Intel：The Transistor, Explained
• NIST：Semiconductor Glossary
• Intel：Transistors Tech 101 PDF
• imec：DRAM Peripheral Transistors