写在前面

晶圆、Die、芯片、IC、封装，这些词经常在同一段话里出现，中文交流中还会被交叉使用。如果不先分清对象，就很容易产生这样的误解：检测到的是“芯片缺陷”还是“晶圆表面缺陷”？设备处理的是一片 Wafer，还是一颗已经封装的器件？

先用一条主线概括它们的关系：

1
2
3
4
5
6
7
8
9

单晶硅锭（Ingot）
    ↓ 切片、研磨、抛光
晶圆（Wafer）
    ↓ 在表面批量制造集成电路
裸片（Die）
    ↓ 晶圆切割后分离
封装器件（Packaged Device）
    ↓ 焊接到系统中
电子产品

一、晶圆是制造载体，不是一整块芯片

晶圆（Wafer） 是一片薄而近似圆形的半导体材料。最常见的是单晶硅晶圆，也有碳化硅、砷化镓等不同材料。

晶圆的作用类似一块高度标准化的制造基板：晶圆厂在它的表面反复进行沉积、光刻、刻蚀、掺杂、清洗和抛光，一次并行制造许多相同或不同的集成电路。

晶圆之所以是圆形，源于常见单晶生长过程得到的圆柱形晶锭。晶锭经过切片、边缘处理、研磨、抛光和清洗后成为可供晶圆厂使用的裸晶圆。

常见硅晶圆直径包括 200 mm 和 300 mm。直径越大，一片晶圆通常能容纳越多裸片，但设备、厂务和工艺控制也需要适配相应尺寸。晶圆直径与制程节点是两个不同维度，不能把“300 mm 晶圆”理解成某种先进节点。

二、晶圆上为什么会有重复的小方块

晶圆经过图形化后，表面会出现大量重复区域。每个将来可以成为独立集成电路的区域称为 裸片（Die）。

裸片之间留有切割通道，常称为 划片道（Scribe Line / Scribe Street）。这里除了给切割刀或激光留出空间，还可能放置：

• 工艺监控结构；
• 套刻和对准标记；
• 线宽、电阻等测试结构；
• 设备校准或过程控制图形。

一片晶圆能容纳多少裸片，取决于晶圆直径、裸片面积、边缘排布和划片道宽度。不能简单用“晶圆面积除以裸片面积”得到精确数量，因为圆形边缘容不下完整矩形裸片，还要考虑禁用边缘和工艺布局。

2.1 Die 和 Dies 怎么读

die 是单数，复数通常写作 dies。中文常译为裸片、晶粒或管芯。在本文中统一使用“裸片”，强调它尚未完成最终封装。

三、Chip、IC 和 Die 的边界

这些词在严格语境和日常语境中略有差异：

因此，“这个 Chip 有多大”必须追问是在说 Die Size 还是 Package Size；“芯片检测”也必须确认发生在晶圆级、切割后裸片级还是封装后。

NIST 对几者的区分很直观：Wafer 是承载多个集成电路的半导体薄片；集成电路由大量晶体管组成；Chip 则是可独立用于电子产品的自包含部件。在真实行业沟通中，用上下文补齐状态仍然不可少。

四、晶圆正面、背面、边缘和缺口

对设备而言，晶圆不是一个只需要关心直径的圆盘。

4.1 正面与背面

• 正面（Front Side）：制造器件和互连结构的主要表面；
• 背面（Back Side）：晶圆另一面，可能经历减薄、金属化或背面供电等工艺；
• 边缘（Edge）：包含斜边和近边缘区域，颗粒、膜层剥落和应力问题可能从这里产生。

检测设备可能分别面向正面、背面或边缘。所谓“全晶圆检测”也不自动等于三个区域全部覆盖，必须查看设备定义。

4.2 Notch 的作用

现代大尺寸硅晶圆边缘通常带有一个小缺口，称为 Notch。它为设备提供晶圆方位参考，方便机械手、预对准器和工艺设备建立统一坐标。

设备完成预对准后，通常会把晶圆中心、Notch 方向和设备坐标联系起来。后续的 Wafer Map、缺陷坐标和采样点才能在不同设备之间交换。

4.3 边缘排除区

晶圆最外圈往往不会像中心区域一样用于完整产品裸片，统计和检测时常设置 Edge Exclusion。不同工艺、客户和设备对排除范围的定义可能不同，所以比较缺陷数量或均匀性时必须确认有效区域。

五、从晶圆到裸片：良率发生在哪里

完成晶圆制造后，并不是每个裸片都一定合格。晶圆测试会用探针与裸片上的测试焊盘或凸点接触，执行电学测试并生成结果地图。

常见状态可以简化为：

• Good Die：测试通过，可进入后续封装；
• Bad Die：测试失败，通常不会投入昂贵的后续封装；
• Inkless Map：现代产线通常通过电子 Wafer Map 传递结果，而不再真的给坏片打墨点。

晶圆良率（Die Yield） 可直观理解为合格裸片数占被评估裸片数的比例，但实际统计口径可能排除工程片、边缘裸片或未测试区域。谈良率时必须说明分母。

缺陷数量与电测失效也不是一一对应：

• 有些颗粒落在不敏感区域，不一定导致失效；
• 有些结构偏差肉眼和普通缺陷检测看不到，却会造成电学参数漂移；
• 同一个系统性工艺问题可能影响大量裸片；
• 检测到的异常需要通过 Review、分类和失效分析建立因果关系。

六、切割以后为什么还需要封装

裸片非常脆弱，微小焊盘也无法直接连接普通电路板。封装至少承担四类任务：

1. 电气互连：把裸片上的微小连接点引出到封装端子；
2. 机械保护：减少湿气、颗粒和外力对裸片的影响；
3. 热管理：为芯片工作产生的热量提供传导路径；
4. 系统集成：支持多个裸片、无源元件或中介层组合。

传统流程可能包括晶圆减薄、切割、固晶、引线键合或倒装、塑封和最终测试。先进封装中还会出现凸点、RDL、TSV、硅中介层、混合键合和 Chiplet，使“前道”和“后道”的技术边界逐渐模糊。

封装不会把坏的电路自动变好，反而会引入新的失效风险，例如空洞、翘曲、裂纹、键合不良和互连开短路，因此同样需要检测与量测。

七、从设备视角分清被处理对象

设备规格书中的对象名称决定了机械、光学和算法需求：

所以“支持 300 mm”只说明设备能够处理某种尺寸上限，还不能说明它支持哪些材料、厚度、翘曲范围、载具和工艺状态。

八、小结

用一句话概括本文：晶圆是批量制造平台，裸片是晶圆上的单个电路，封装把裸片变成可连接、可保护、可使用的器件。

需要特别记住：

1. Wafer、Die、Chip 和 Package 不是同一个制造状态。
2. Chip 是宽泛用语，严谨沟通时应明确指裸片还是封装器件。
3. 晶圆还包含正面、背面、边缘、Notch 和边缘排除区等设备语义。
4. 晶圆测试产生 Good Die Map，帮助避免给明显失效的裸片继续增加封装成本。
5. 前道缺陷、量测偏差、电测失效和最终良率有关联，但不能简单一一对应。

下一篇将聚焦真正完成开关动作的器件：MOSFET 的结构、导通机制以及 CMOS 为什么省电。

参考资料

• NIST：Semiconductor Glossary
• ASML：How Microchips Are Made
• Intel：What Are Semiconductors?
• SEMI：Semiconductor Manufacture