晶圆级封装（Wafer-Level Packaging，WLP）把部分封装工艺放在晶圆形态下批量完成，再切割为单颗器件。它利用晶圆并行加工提升尺寸和成本效率，也让封装更接近前道制造。
1. Fan-in WLP
Fan-in WLP 的外部连接位于 Die 投影范围内，通常通过钝化、RDL、Under-Bump Metallization 和焊球把芯片焊盘重新排列。它适合尺寸较小、I/O 数量受控的产品，封装尺寸可接近裸片。
随着 Die 缩小或 I/O 增多，有限面积难以容纳足够大的板级焊点，于是需要 Fan-out。
2. Fan-out WLP
Fan-out 将裸片嵌入模塑料形成重构晶圆或面板，再在更大区域制作 RDL。它可容纳更多 I/O，并支持多 Die 集成。没有传统封装基板不代表没有复杂材料界面。
模塑固化收缩、Die Shift、重构载体翘曲和大面积 RDL 均匀性是主要挑战。
3. Wafer-level 不等于只用晶圆
行业也在探索 Panel-Level Packaging，以更大矩形面板提高面积利用率。设备、材料、对准和翘曲控制随尺寸变化，晶圆工艺不能简单按比例放大。
4. 工艺链与测试
典型流程可能包含临时键合、减薄、装片、模塑、RDL、凸点和切割。测试可分布在晶圆测试、重构后测试和最终测试阶段，以减少坏 Die 继续消耗后续成本。
每次位置变化都要维护 Die 身份和 Map，否则前道测试结果无法正确传递到最终单颗器件。
5. 可靠性来自材料协同
硅、铜、聚合物和模塑料热膨胀不同，温度循环会在界面与焊点产生应力。设计需联合考虑 RDL、封装厚度、焊球布局、散热和板级可靠性。
总结
晶圆级封装把封装转变为批量微细加工平台。Fan-in 追求接近裸片尺寸，Fan-out 扩展 I/O 与多 Die 能力；二者都必须处理测试追溯、材料应力和大面积制造一致性。